Intel e il nuovo processo a 65 nanometri

Intel dichiara che sta lavorando ad un processo produttivo da 65 nanometri a bassa dispersione, ultra-low power

San Jose (California) - Procedendo di un altro passo verso la risoluzione dei problemi dovuti alla potenza e alla dispersione nel design di circuiti integrati, Intel Corporation ha annunciato nella giornata di lunedý (20 settembre) che Ŕ in progettazione una tecnologia ultra-low power a 65 nanometri, derivata dalla prima generazione.

"Questa tecnologia, nominata P1265, rappresenta il primo passo che Intel Ŕ intenzionata a compiere verso applicazioni chip a basso consumo, come telefoni cellulari, palmari e altro", afferma Mark Bohr, direttore del processo di architettura ed integrazione presso Intel (Santa Clara, California).

Annunciato per il 2007, il processo ha dimostrato che Ŕ possibile ridurre di circa 1.000 volte la dispersione tra transistor rispetto alla tecnologia corrente da 65 nanometri, continua Bohr. Un campione di SRAM da 50 megabit Ŕ stato costruito con questa tecnologia, e questo chip di test Ŕ un dispositivo da 350 milioni di transistor con una dimensione di cella pari a 0,68 micron2.
Ma la tecnologia ha ancora qualche limitazione, in quanto la performance offerta dai transistor Ŕ inferiore del 50% se comparata con quella dei transistor prodotti con l'attuale tecnologia.

Ma il discorso in questi ambiti Ŕ limitato alla potenza. Non per niente AMD, Intel ed altri produttori hanno incontrato diversi problemi nella progettazione di processori multi-core proprio nel limitare i consumi e la dispersione.

G.F.
TAG: