All'IDF Otellini ha anche mostrato per la prima volta al pubblico un wafer da 300 millimetri realizzato con la
tecnologia di processo a 32 nm, il cui debutto commerciale è previsto per il 2009. Il processo a 32 nm utilizza la tecnologia dei transistor con gate metallici high-k di seconda generazione, che permette di minimizzare le dispersioni di corrente e ridurre di conseguenza i consumi.
I chip di test a 32 nm mostrati presso l'evento di San Francisco incorporavano alcuni circuiti logici e un certo quantitativo di memoria SRAM (Static Random Access Memory) per un totale di quasi
2 miliardi di transistor: una CPU Penryn, in confronto, ne contiene "solo" 410 milioni.
A San Francisco Pat Gelsinger, senior vice president e co-general manager del Digital Enterprise Group di Intel, ha poi fornito i primi dettagli sulla tecnologia
USB 3.0, la cui specifica dovrebbe essere completata entro la prima metà del prossimo anno.
La nuova incarnazione dell'Universal Serial Bus, promossa dall'
USB Implementer's Forum, moltiplicherà l'ampiezza di banda dell'attuale USB 2.0 (pari a 480 Mbps) di un fattore 10, fornendo approssimativamente
4,8 Gbps (circa 600 MB/s). Per raggiungere tali velocità i cavi della prossima generazione conterranno, oltre ai classici fili in rame, anche
fibre ottiche: ciò conservando la piena compatibilità con il connettore tradizionale. In altre parole, gli utenti potranno collegare periferiche USB 3.0 a connettori USB 1.0/2.0 e, viceversa, periferiche USB 1.0/2.0 a connettori USB 3.0. Per sfruttare la velocità massima della nuova specifica, però, è necessario che sia la periferica, sia il cavo e sia il PC supportino USB 3.0.
USB 3.0,
i cui primi dispositivi compatibili dovrebbero arrivare sul mercato nel corso del 2010, sembra destinato a competere - per lo meno nel settore degli hard disk esterni - con la tecnologia
eSATA (3 Gbps). Alcuni analisti sostengono che questi due standard, insieme, potrebbero definitivamente eclissare
FireWire. Resta da vedere quanto il nuovo USB sarà efficiente sia in termini di velocità massima (un valore generalmente ben distante da quello teorico) sia in termini di occupazione di CPU, un problema già sorto in passato. Sarà interessante conoscere anche il costo dei futuri cavi con componente ottica e la loro lunghezza massima.
Gelsinger è poi tornato a parlare della
prossima evoluzione del bus PCI Express,
la 3.0, che raddoppierà l'attuale banda passante (portandola a 10 Gbps), includerà un più avanzato sistema di power management e supporterà gli acceleratori (grafici, matematici, fisici, crittografici ecc.). Quest'ultima caratteristica, prima nota con il nome in codice
Geneseo, è ora chiamata
QuickAssist Integrated Accelerator, e "rappresenta una suite di tecnologie hardware e software - ha spiegato Intel - destinate a soddisfare i requisiti specifici degli acceleratori nelle piattaforme di fascia enterprise".
Il primo dispositivo di Intel ad avvalersi della tecnologia QuickAssist sarà
Tolapai, un system on a chip dedicato all'accelerazione di varie funzionalità per la sicurezza che, secondo il gigante di Santa Clara, "offrirà miglioramenti significativi nelle prestazioni, nell'efficienza energetica e nel formato grazie a un throughput IP Security fino a 8 volte superiore, a una riduzione del 20% del consumo energetico e a un ingombro fino al 45% inferiore rispetto alle precedenti soluzioni di sicurezza multicomponente disponibili nei segmenti di mercato dei prodotti embedded e delle comunicazioni".
In seguito all'introduzione della
piattaforma business vPro di nuova generazione, Gelsinger ha annunciato le
evoluzioni delle tecnologie di gestione dei PC e di sicurezza in essa integrate. Nota con il nome in codice
McCreary, ed attesa per il prossimo anno, questa nuova suite di funzionalità per il system management e la sicurezza includerà nuovi processori dual-core e quad-core a 45 nm, senza piombo e privi di alogeni, un nuovo chipset il cui nome in codice è
Eaglelake, un modulo Trusted Platform Module (TPM) integrato e una soluzione più sicura e facilmente gestibile per la crittografia dei dati il cui nome in codice è
Danbury.
Il chipmaker ha spiegato che la tecnologia Danbury integra le operazioni di codifica e decodifica dei dati direttamente nell'hardware, fornendo una maggiore protezione delle chiavi di crittografia, una gestione semplificata dei sistemi e un ripristino più rapido delle chiavi. La tecnologia Intel Active Management consente inoltre l'esecuzione di queste operazioni in ambienti "out-of-band", ossia anche quando il sistema operativo è bloccato o inattivo.
Gelsinger ha poi condiviso la propria visione per il
consolidamento dell'I/O sulla specifica Ethernet e ha anticipato le misure da adottare per ottenere una convergenza nelle reti, con il supporto sia di soluzioni FCoE (Fibre Channel over Ethernet) che LAN. A sostegno di questa visione, ha annunciato la disponibilità del controller Gigabit Ethernet 82598 10, che nel 2008 includerà il pieno supporto per lo stack di soluzioni FCoE.
Il dirigente di Intel ha infine toccato il tema dei
dischi a stato solido, ed in particolare dei vantaggi che questi possono portare dei server e nelle soluzioni di storage di fascia enterprise. A tal proposito, per il prossimo anno Intel ha già pianificato nuovi prodotti basati su memorie non volatili che dovrebbero fornire maggiori performance e consumi più ridotti.
Di seguito un video pubblicato ieri da Intel per celebrare il decimo anniversario di IDF.