Nel 2005 il cuore di Itanium raddoppia

Sarà un Itanium due-in-uno quello che Intel introdurrà fra meno di tre anni: un unico rettangolo di silicio contenente due chip. Una tecnologia simile a quella già adottata da IBM per tagliare il costo delle sue CPU Power4

San Jose (USA) - Nel tentativo di rendere i suoi chipponi a 64 bit ancor più concorrenziali sul mercato dei server low e mid-range, per il 2005 Intel ha in progetto l'introduzione di una nuova generazione di Itanium "dual-core", ossia in grado di ospitare due chip in un solo die di silicio. Questa tecnologia, già da tempo impiegata da IBM nei suoi processori Power4, ha il vantaggio di abbattere i costi di produzione e far guadagnare spazio all'interno dei server multiprocessore.

Mike Fister, general manager dell'Enterprise Platforms Group di Intel, ha affermato che gli Itanium dual-core potrebbero avvalersi dell'imminente processo di produzione a 90 nanometri, che Intel adotterà a partire dalla seconda metà del prossimo anno, o quello a 65 nanometri, previsto per la fine del 2004 o l'inizio del 2005.

Intel spera che l'architettura dual-core possa permetterle di abbassare i costi dei suoi chip a 64 bit così che questi divengano maggiormente appetibili per l'impiego sui server con prezzo compreso fra i 2.000$ e i 3.000$. E' questa una fascia di mercato che ha recentemente attratto l'interesse anche dei produttori di CPU RISC, come Sun e IBM, e nella quale sta tentando di entrare anche AMD con l'attuale generazione di Athlon MP e l'imminente famiglia di chip Opteron.
Con i suoi circa 450 mm quadrati di superficie, l'Itanium 2 è fra i più grossi chip in circolazione: questo è dovuto anche al fatto che adotta ancora un processo di produzione a 0,18 micron. Le cose dovrebbero migliorare già a partire da Madison, la nuova generazione di Itanium (che dovrebbe mantenere il nome Itanium 2) attesa per il prossimo anno e costruita con un processo a 0,13 micron. Intel prevede che gli Itanium dual-core avranno, nonostante la loro "doppia anima", una superficie sensibilmente inferiore a quella dell'Itanium 2.

Come tecnologia di packaging Intel potrebbe adottare, in previsione degli Itanium dual-core, la Bumpless Build-Up Layer (BBUL), annunciata verso la fine dello scorso anno. Questa tecnologia, che potrà essere impiegata per la costruzione di processori con 1 miliardo di transistor e più, rende possibile costruire l'imballaggio direttamente attorno al silicio eliminando la necessità di saldare, in tempi diversi, l'uno all'altro. Il nuovo packaging, che si avvale di una rete di interconnessioni molto più sottile di quella attuale, permette inoltre, secondo Intel, di costruire processori più sottili, veloci ed in grado di consumare meno energia.

E a proposito di consumi, Intel ha svelato di avere in sviluppo anche una versione "a buon mercato" dell'Itanium 2, nome in codice Deerfield, progettata per consumare meno energia ed essere impiegata nei piccoli server. Deerfield dovrebbe consumare circa una settantina di watt contro i 120 di un Itanium 2 tradizionale.
TAG: hw