Intel, la forza di 1.000 core

Intel, la forza di 1.000 core

Secondo BigI, nel futuro sarà possibile aggiungere transitor a volontà in un singolo die. Per gestire la scalabilità basterà togliere il freno della coerenza della cache
Secondo BigI, nel futuro sarà possibile aggiungere transitor a volontà in un singolo die. Per gestire la scalabilità basterà togliere il freno della coerenza della cache

Puntare forte sul clock rate non va più di moda, la CPU-war del futuro si combatterà a colpi di core. I 50 Xeon integrati nei nuovi, impressionanti, Intel in arrivo saranno un inezia in confronto ai traguardi che verranno raggiunti nel prossimo decennio. Il ricercatore Intel Timothy Mattson , si aspetta di vedere almeno 1.000 core sui processori di domani. Secondo l’ingegnere basterà tenere a bada la cache coherency .

La forza del many-core proposta dai single-chip cloud computing (SCC) di Santa Clara non dovrebbe puntare tutto sulla quantità, ma nel modo in cui i nuclei dialogano tra loro per raggiungere uno scopo comune. Intel Labs ha soprannominato così questi chip sperimentali proprio perché ricordano l’organizzazione dei data center utilizzati per sostenere la cloud.

Normalmente, il protocollo della coerenza cache fa in modo che ogni nucleo del processore rimanga nei suoi confini e suddivide in parti uguali la “visione” della memoria del sistema. Secondo Mattson, questa tecnica potrebbe però rivelarsi un arma a doppio taglio: in ottica SCC sarebbe meglio anzi eliminare la cache coherency, troppo impegnativa in termini di risorse, e battere una nuova strada, incentrata sul dialogo diretto tra i vari nuclei.

La gestione di una mastodontica CPU da 1.000 core potrebbe avere un impatto negativo sulle prestazioni, ma con un sistema di “comunicazione” diretta tra core si potrebbe anche risolvere il problema della scalabilità, mantenendo la compatibilità con le istruzioni dello standard x86. Per il momento siamo nel campo delle ipotesi sperimentali: il virtuosismo del power management Intel è indubbiamente intrigante, ma la questione dei “consumi moltiplicati” non viene ancora affrontata.

La scorsa settimana, il chipmaker californiano ha mostrato invece il nuovo Itanium Poulson , che prova a risollevare le sorti della serie con 8 core fisici e 50 megabyte di cache. Si tratta di un super-processore dedicato ai server, realizzato con un processo produttivo a 32nm e composto da 3,1 miliardi di transistor.

Roberto Pulito

Link copiato negli appunti

Ti potrebbe interessare

Pubblicato il
29 nov 2010
Link copiato negli appunti