IBM si appresta a posare un’altra pietra miliare nella storia dei chip, presentando in occasione del Symposia 2017 di Kyoto un nuovo transistor con tecnologia a 5 nanometri basato su una nuova architettura nanosheet che supera lo standard FinFET (Fin Field Effect Transistor).
Gli sforzi degli ingegneri informatici all’opera da un paio di anni sul progetto, permetteranno di dare un forte impulso all’AI e al cognitive computing: “i semiconduttori alimentano dispositivi elettronici, dagli smartphone ai portatili fino alle apparecchiature mediche. La tecnologia dei semiconduttori avanza e i dispositivi elettronici diventano più piccoli, più veloci e affidabili. Insieme ai partner industriali, IBM Research è fortemente impegnata a spingere i limiti della tecnologia dei chip per migliorare le applicazioni come il cloud computing e l’intelligenza artificiale” – si legge sul sito dedicato.
I vantaggi pratici sono in realtà numerosi. Si va da un’ accelerazione del cognitive computing e dell’IoT a un miglioramento delle performance di molte altre applicazioni veicolate sul cloud e caratterizzate da un utilizzo intenso di dati. Ma i nuovi chip sono anche accompagnati da un minore consumo energetico, che si traduce in una durata doppia o persino tripla delle batterie che alimentano i dispositivi. “Rispetto alla tecnologia di 10 nanomentri disponibile sul mercato, una tecnologia a 5 nanometri può offrire un miglioramento delle prestazioni del 40 per cento in termini di potenza fisso o risparmio energetico pari al 75 per cento in termini di prestazioni. Questo miglioramento consente una notevole spinta a soddisfare le esigenze future di sistemi di intelligenza artificiale (AI), realtà virtuale e dispositivi mobili” – sottolinea il team di sviluppo.
A pochi mesi dalla commercializzazione dei primi chip a 10 nanometri (Samsung con Exynos 8895 e Qualcomm con Snapdragon 835 ), IBM ha dimostrato di saper anticipare i tempi e di avere intuizioni vincenti sui competitor (lo aveva già fatto in precedenza credendo sul grafene in sostituzione al silicio). La nuova tecnologia oltre a ridurre le dimensioni e l’ingombro offre anche un miglioramento netto delle perfomance , cosa che invece non è possibile con l’architettura adottata dai concorrenti. “Se riusciamo a fare i transistor più piccoli, possiamo metterne di più nello stesso spazio, aumentando così la potenza di calcolo” – ha affermato Dan Hutcheson, CEO di VLSI Research.
Non si sa ancora quando vedranno la luce i primi chip basati su transistor da 5 nanometri. Si attende infatti per il 2018 la commercializzazione di quelli a 7 nanometri, un traguardo coronato qualche mese fa sempre da IBM dopo una lunga gestazione iniziata nel 2015 .
Mirko Zago
Ti potrebbe interessare
7 giu 2017