Intel prepara le CPU nex gen

Santa Clara (USA) – Con un po’ di anticipo rispetto al Developer Forum primaverile, che quest’anno si terrà all’inizio di aprile a Shanghai, Intel ha svelato nuovi dettagli sulla futura generazione di processori per server, workstation e desktop, e sulle GPU multicore.

Di particolare interesse, per gli utenti consumer, le nuove informazioni relative a Nehalem , una nuova microarchitettura che, al pari di quella AMD, adotterà un controller di memoria integrato e un bus point-to-point. Nella strategia tick-tock di Intel, che nella fase tick prevede l’introduzione di un nuovo processo produttivo e nella fase tock di una nuova microarchitettura, Nehalem rappresenta il tock : il processo produttivo resta quello a 45 nanometri introdotto con Penryn, ma la microarchitettura cambia quasi completamente.

Nehalem supporterà da 2 fino a 8 core, ciascuno capace di eseguire contemporaneamente due thread: ciò significa che un singolo processore potrà macinare da 4 a 16 thread simultaneamente. Questa caratteristica è resa possibile dalla tecnologia Simultaneous Multi-threading , che, a differenza di quella Hyper-Threading, è effettivamente in grado di elaborare i due thread paralleli in tempo reale.

L’altra grande miglioria che verrà introdotta da Nehalem sarà QuickPath Interconnect (v. white paper in PDF ), un bus seriale che per molti versi si pone in concorrenza con la tecnologia HyperTransport di AMD. QuickPath Interconnect segnerà l’abbandono del classico front-side bus per fare spazio ad una connessione punto-a-punto che permetterà al processore di comunicare direttamente con chipset e memoria RAM, beneficiando quindi di una banda passante maggiore e di latenze più ridotte.

Altra caratteristica degna di nota sarà la Dynamically Scalable Architecture , che permetterà ad Intel di progettare CPU con un numero variabile di core (anche dispari) e una quantità altrettanto variabile di cache, così da soddisfare le esigenze di una più ampia varietà di sistemi e segmenti di mercato.

Le CPU basate su Nehalem potranno contenere fino a 731 milioni di transistor, e integreranno le istruzioni estese SSE 4.2, che rispetto a Penryn (che include le SSE 4.1) forniscono alcune istruzioni in più; fino a 8 MB di cache L3 e 256 KB di cache L2; e il supporto alle memorie DDR3-800/1066/1333.

I primi processori ad adottare la nuova microarchitettura saranno commercializzati da Intel nel corso del quarto trimestre dell’anno.

Intel è tornata anche a parlare di Larrabee , nome in codice della prima famiglia di GPU discrete prodotte dal colosso californiano.

Prima dell’introduzione di questa nuova generazione di chip, Intel lancerà Dunnington , una nuova CPU Xeon a 45 nm che, seppure basata sull’attuale architettura Penryn, includerà 6 core di calcolo. Questo processore, che vedrà la luce questa estate, integrerà fino a 16 MB di cache L3 e sarà compatibile con la piattaforma Caneland .

Se Intel oggi domina nel settore dei chipset grafici integrati, con Larrabee potrà fare il suo ingresso anche in quello delle GPU destinate alle schede video PCI Express, andando così a scontrarsi direttamente con Nvidia e AMD/ATI. Larrabee è stato progettato anche per l’utilizzo all’interno di soluzioni GP-GPU o di stream processing, dove potrà essere utilizzato per accelerare vari tipi di applicazioni scientifiche o finanziarie ed eventualmente formare un supercomputer.