Intel rende più veloce l'aggiornamento del microcodice su Linux

Intel rende più veloce l'aggiornamento del microcodice su Linux

Intel sta lavorando a una funzionalità per velocizzare l'aggiornamento del microcodice CPU, riducendo fortemente la latenza.
Intel rende più veloce l'aggiornamento del microcodice su Linux
Intel sta lavorando a una funzionalità per velocizzare l'aggiornamento del microcodice CPU, riducendo fortemente la latenza.

Intel è al lavoro su una nuova funzionalità di staging che consentirà di ridurre fortemente la latenza nelle sue CPU. Su Linux, si sta già discutendo per l’introduzione di questa funzionalità sul kernel, che consentirebbe una riduzione della latenza di ben il 40% durante il processo di aggiornamento del microcodice.

Intel: nuova funzionalità di staging per risolvere la latenza durante l’aggiornamento del microcodice

La nuova funzionalità di staging di Intel è pensata per risolvere i crescenti picchi di latenza che si verificano quando viene caricato in ritardo il microcodice della CPU, sui sistemi in esecuzione. La complessità che riguarda l’operazione di aggiornamento del microcodice dei processori su un sistema in esecuzione, oltre alla necessità di arrestare temporaneamente i core e svuotare la cache, causano un importante impatto che penalizza fortemente i carichi di lavoro.

Nonostante il caricamento tardivo del codice possa essere considerato pericoloso, questo tipo di procedura viene comunque ancora usata in ambito server perché garantisce comunque una riduzione dei tempi di inattività dei sistemi.

La nuova funzionalità staging Intel è stata introdotta oggi dagli ingegneri dell’azienda che si occupano dello sviluppo su Linux. Questa consente ora di elaborare una parte maggiore che riguarda l’aggiornamento del microcodice della CPU, senza la necessità di arrestarne i core, fin quando non viene raggiunto il processo di attivazione effettivo. In questo modo, tutti questi passaggi vengono ora eseguiti all’interno dell’operazione principale, lasciando alla fine la fase di attivazione, invece di caricare, convalidare e attivare tutto in una sola volta.

La nuova funzionalità non si tratta di una soluzione unicamente lato software, ma richiede anche supporto da parte del processore. La riduzione della latenza del 40%, accennata inizialmente, è emersa da dei test preliminari effettuati dagli ingegneri dell’azienda di Santa Clara, con ulteriore spazio per altre ottimizzazioni. Gli sviluppatori non hanno tuttavia specificato la piattaforma di pre-produzione usata per i test. Il rilascio è atteso il prossimo anno, possibilmente in concomitanza dell’uscita dei processori Xeon con architettura Diamond Rapids.

Link copiato negli appunti

Ti potrebbe interessare

Pubblicato il
2 ott 2024
Link copiato negli appunti