Intel svela i dettagli dei chiplet di Meteor Lake

Intel aveva comunicato la roadmap durante un incontro con gli investitori. L’azienda californiana ha ora svelato i dettagli sulla tecnologia che utilizzerà nei futuri processori basati sulle architetture Meteor Lake, Arrow Lake e Lunar Lake. Grazie al design 3D Foveros sarà possibile combinare vari chiplet realizzati con diversi processi produttivi.

Meteor Lake: quattro chiplet con 3D Foveros

I processori Alder Lake (già in vendita) e Raptor Lake (in arrivo nel quarto trimestre 2022) sono i primi ad utilizzare un design ibrido, ovvero una combinazione di core ad alte prestazioni (P-core) e core ad alta efficienza (E-core). Le architetture Meteor Lake (e le successive Arrow Lake e Lunar Lake) faranno ampio uso dei chiplet (o tile), sfruttando la tecnologia di packaging 3D Foveros.

I processori Meteor Lake, che debutteranno nel quarto trimestre 2023, saranno “composti” da quattro chiplet: CPU, GPU, SOC e IO. Queste ultime due verranno realizzate da TSMC con tecnologia di processo a 6 nanometri. Le tile della GPU verrà realizzata sempre da TSMC, ma a 5 nanometri. Per la tile della CPU, realizzata da Intel, verrà invece utilizzata la tecnologia Intel 4 (7 nanometri). L’interposer passivo, sotto i quattro chiplet, è invece realizzato a 22 nanometri. La GPU sarà basata sull’architettura Arc Battlemage. I primi processori di 14esima generazione dovrebbero arrivare sul mercato a fine 2023.

L’architettura Arrow Lake debutterà invece nel secondo semestre 2024. I processori di 15esima generazione conserveranno il socket LGA 1851 di Meteor Lake, ma verranno aggiornati sia i P-core che gli E-core. Per il chiplet della CPU verrà utilizzata la tecnologia Intel 20A (5 nanometri).

Infine, nel 2025 sarà il turno dell’architettura Lunar Lake per i processori di 16esima generazione. La tile della CPU verrà realizzata con tecnologia Intel 18A che offrirà un miglioramento del 10% in termini di efficienza (performance per Watt). a partire da questa architettura, 3D Foveros verrà sostituito dallo standard UCIe (Universal Chiplet Interconnect Express) per l’interconnessione tra i chiplet che sarà utilizzato anche da AMD e NVIDIA.