Intel svela le novità per i futuri transistor

Durante l’IEEE International Electron Devices Meeting (IEDM), Intel ha svelato interessanti dettagli sulle innovazioni che verranno sfruttare per la produzione dei futuri transitori. I diversi miglioramenti relativi alle tecnologie di processo consentiranno all’azienda californiana di estendere la durata della famosa legge di Moore.

Novità per i transistor

In passato era sufficiente ridurre la dimensione dei transistor per rispettare la legge di Moore. Intel ha sviluppato numerose tecnologie per superare i limiti del silicio, tra cui i transistor FinFET usati a partire dall’architettura Ivy Bridge a 22 nanometri del 2012. Durante il meeting sono stati svelati i primi dettagli sulle tecnologie che permetteranno di ridurre la dimensione dei transistor e incrementare le prestazioni.

Per la prima volta è stata dimostrata la possibilità di impilare verticalmente CFET (transistor ad effetto di campo complementare) con un passo di gate ridotto fino a 60 nanometri (distanza tra i gate di due transistor), utilizzando anche contatti diretti e alimentazione dal retro del transistor (quest’ultima sarà disponibile nel 2024 con la tecnologia PowerVia).

Intel ha inoltre mostrato un circuito integrato ad alte prestazioni, denominato DrGaN, per l’erogazione di energia. Si tratta di un miglioramento della tecnologia che consente di integrare silicio e nitruro di gallio sullo stesso wafer da 300 millimetri.

L’azienda californiana ha infine svelato i progressi ottenuti con i transistor 2D. I materiali per i canali TMD (Transition Metal Dichalcogenide) consentiranno di ridurre la lunghezza del gate fisico dei transistor sotto i 10 nanometri. Intel presenterà prototipi di transistor TMD sia per NMOS (N-channel Metal Oxide Semiconductor) che PMOS (P-channel Metal Oxide Semiconductor), oltre al primo transistor PMOS TMD gate-all-around (GAA) al mondo e al primo transistor PMOS al mondo fabbricato su un wafer da 300 millimetri.