Intel svela i piani per rispettare la legge di Moore

Intel studia da tempo le migliori soluzioni tecnologiche per rispettare la famosa legge di Moore, co-fondatore dell’azienda nel 1968. Allo IEEE International Electron Devices Meeting (IEDM) 2021 sono state illustrate le prossime innovazioni che consentiranno di incrementare la densità dei transistor, nonostante i limiti fisici del silicio.

Legge di Moore fino al 2025 e oltre

Intel promette miglioramenti in tre aree. La prima riguarda le tecnologie di scaling che permettono in incrementare il numero di transistor. L’azienda di Santa Clara introdurrà una versione aggiornata della tecnologia di packaging 3D che consente di ridurre l’area occupata e quindi di aumentare la densità. Foveros Direct ridurrà l’area per la comunicazione tra i chiplet (i singoli blocchi funzionali, come CPU e GPU).

Un’altra tecnologia prende il nome di RibbonFET, l’implementazione di Intel del “gate-all-around” che consentirà di aumentare il numero di transistor per millimetro quadrato. Per entrare nell’era angstrom (0,1 nanometri) saranno invece necessari nuovi materiali. Verranno inoltre integrati gli switch in GaN (nitruro di gallio) nei wafer da 300 millimetri per i chip CMOS in silicio.

Intel prevede anche l’uso di nuovi materiali ferroelettrici per le FeRAM. In un futuro ancora lontano, i tradizionali transistor in silicio verranno sostituiti da nuovi transistor basati sulla tecnologia MESO (magnetoelectric spin-orbit) che possono essere sfruttati per realizzare computer quantistici a temperatura ambiente. Essendo tecnologie ancora in fase di sviluppo non è possibile stabilire una data di commercializzazione.