Santa Clara (USA) – Matrix Semiconductor ha svelato la più piccola memoria ROM (Read-Only Memory) da 1 Gbit. Il chipetto ha una dimensione di 31 millimetri quadrati e si basa sulla tecnologia chiamata 3-D Memory .
Matrix afferma che gli attuali chip ROM sul commercio sono più grandi del 10% e dispongono della metà di capienza di memoria.
Il segreto del nuovo traguardo, che ha portato la società californiana a raddoppiare la densità di memorizzazione dei suoi chip in meno di un anno, è dato dal cosiddetto Hybrid Scaling : si tratta di una tecnica costruttiva che permette di decidere i livelli di frazionamento degli strati di silicio che compongono le memorie. In questo modo Matrix è riuscita a realizzare circuiti che integrano livelli da 150 nanometri e altri da 130 nanometri. Tutto questo utilizzando un toolset da soli 180 nanometri.
L’architettura segmentata utilizzata da Matrix è il centesimo brevetto dell’azienda e permette di migliorare la densità di bit riducendo gli spazi di silicio inutilizzato di circa il 25%. Saturando le unità di silicio e sfruttando una ingegnerizzazione multi-strato – e frazionata – le unità ROM possono migliorare sensibilmente le loro capacità di archiviazione dati.
Il mercato potrebbe accogliere positivamente questo nuovo tipo di memoria, soprattutto tenendo conto che i costi realizzativi sono inferiori rispetto ai normali modelli in circolazione.
Dario D’Elia
Ti potrebbe interessare
11 mag 2005